

## 1 概述

### 1.1 产品概述

JL7021K 单键电容式触摸芯片是为实现人体触摸而设计的集成电路，可替代传统机械式轻触按键，且触摸界面防水防尘、自由定制、美观耐用。采用小型的 SOT23-6 封装，配合极少外围元件，确定好灵敏度电容，芯片就可实现触摸功能。


### 1.2 主要特点

- ◇ 外围元件少
- ◇ 灵敏度可通过外部电容值来调整
- ◇ 可实现轻触按键功能
- ◇ 待机功耗低、省电
- ◇ 高抗干扰性：环境自适应算法
- ◇ 按键感应盘大小：大于 3mm×3mm，根据不同面板材质和厚度而定，如使用导线或弹簧可只保留 1-2 个焊点
- ◇ 多按键感应盘间距：大于 2mm
- ◇ 按键感应盘形状：任意形状（必须保证与面板有一定的有效接触面积）
- ◇ 按键感应盘材料：PCB 铜箔、金属片、平顶圆柱弹簧、导电橡胶、导电油墨、导电玻璃的 ITO 层等
- ◇ 面板材质：绝缘材料、如有机玻璃、普通玻璃、钢化玻璃、塑胶、木材、纸张、陶瓷和石材等
- ◇ 面板厚度：0-12mm，根据不同的面板材质有所不同
- ◇ 工作温度：-20℃-85℃
- ◇ 工作电压：2.7V-5.5V
- ◇ 封装类型：SOT23-6

### 1.3 典型应用

触摸台灯、触摸雾化器、触摸手电筒、触摸玩具等

## 2 封装及引脚说明

| 封装 SOT23-6                                                                        | 管脚编号 | 管脚名称 | 输入/输出 | 功能说明     |
|-----------------------------------------------------------------------------------|------|------|-------|----------|
|  | 1    | KEY  | 输入    | 触摸输入     |
|                                                                                   | 2    | GND  | 电源    | 电源负极     |
|                                                                                   | 3    | CAP  | 输入    | 灵敏度电容调节脚 |
|                                                                                   | 4    | OSC  | 输入    | 有效电平选择脚  |
|                                                                                   | 5    | VDD  | 电源    | 电源正极     |
|                                                                                   | 6    | OUT  | 输出    | 触摸输出     |

## 3 芯片及应用说明

### 3.1 模式配置说明

注：“1”代表悬空或接 VDD，“0”代表接 GND，为保证产品稳定性，管脚不可悬空。

| OSC | 模式名称    | 模式说明                                      |
|-----|---------|-------------------------------------------|
| 1   | 同步低电平有效 | 类似轻触按键，上电后无触摸时输出高电平，触摸时输出低电平，触摸移开后，恢复高电平。 |
| 0   | 同步高电平有效 | 类似轻触按键，上电后无触摸时输出低电平，触摸时输出高电平。触摸移开后，恢复低电平。 |

### 3.2 典型应用原理图




图 1.典型应用原理图

### 3.3 布局布线注意事项

- 3.3.1** C5 灵敏度电容尽量靠近芯片 3 脚，C3 和 C4 滤波电容尽量靠近芯片，经过电容的连线应不宽于电容焊盘。
- 3.3.2** 为提高产品抗干扰能力，需在触摸按键与芯片 1 脚之间串入 R2 电阻，阻值可选 100Ω-10KΩ。推荐值为 1K，如果产品应用环境良好，可适当减小阻值；如果产品使用环境干扰比较大，可适当加大阻值。
- 3.3.3** 当介质材料及厚度等差异较大时，可通过调整 C5 采样电容值来调节触摸灵敏度。电容容值越大，灵敏度越高，抗干扰能力越弱；反之，电容容值越小，灵敏度越低，抗干扰能力越强。
- 3.3.4** 外围是否加 LDO 稳压电路视具体应用而定。如果芯片电源纹波超过了芯片内置 LDO 抗干扰范围（一般纹波超过电源电压 200mV 以上），则需增加外部 LDO，否则可能因灵敏度漂移或触摸芯片检测错误导致误动作或死机。在负载电流过大、锂电池和外置充电器交叉使用或高频次的开关 LED 时，都需要注意电源稳定性。

- 3.3.5** 触摸按键检测部分的地线应该作为单独的地（可看作数字地），再通过单点连接到整机的地（前级供电地和后级负载地，可看作模拟地），其连接部分可加 0 欧电阻或磁珠。同时，负载地建议连接到芯片供电滤波电容 C3 和 C4 之前，以减弱负载对触摸芯片的干扰。
- 3.3.6** 触摸按键与芯片管脚间连线尽量细（可用 5-10mil），尽量不要走过孔（如需过孔，尽量控制在 1 个以内）。同时，触摸按键及其连线需远离地线、信号线等，距离建议控制在 20mil（如条件允许，可控制在 50mil）以上，以增强抗干扰能力。
- 3.3.7** 避免高压、大电流、高频操作的主板与触摸电路板上下重叠安置。如无法避免，应尽量远离高压大电流的器件区域或在主板上对干扰源加屏蔽。
- 3.3.8** 如果直接使用 PCB 板上的铜箔图案作触摸按键，应使用双面 PCB 板。触摸按键与芯片的连线应放在感应盘铜箔的背面，感应盘需紧贴触摸面板。
- 3.3.9** 如感应盘面地回路需要铺铜，则铺铜应采用网格图案，网格中铜面积不应超过网格总面积 40%。铺铜必须离感应盘有 20mil（如条件允许，可控制在 50mil）以上的距离。感应盘到触摸芯片连线的背面如铺铜，则需要采用如图所示的图案，且铜的面积不超过网格总面积的 40%。



图 2.PCB 铺铜推荐效果

## 3.4 触摸按键操作方法

在生产过程中，当按键裸露在空气中时，如果用手指直接触碰按键的金属弹簧，由于人身体接着大地，会有 50Hz 的工频干扰进入到芯片，可能会造成无法响应按键操作或者按键连续响应。

正确的按键操作方法是：

1. 在弹簧上放一块薄玻璃（4mm 左右）
2. 用铅笔，螺丝刀或指甲等物品触碰

## 3.5 防水模式

JL7021K 芯片内置防水工作模式。触摸按键上如果有水滴或轻微溅水，按键均可以正确快速的响应。

## 3.6 灵敏度调节说明

芯片第 3 脚为灵敏度调节电容输入脚，用户可通过调整电容值来改变触摸按键的灵敏度，其调节范围建议选择 1-47nF（建议初始可从 4.7nF 调起），用户在物料选型时尽量使用精度为 5% 的涤纶电容或其他温漂较小的电容，不建议使用瓷片电容作为灵敏度电容。

减小电容会使灵敏度减小，增大抗干扰能力；反之，增大电容会使灵敏度增加，降低抗干扰能力。并非电容越小就越灵敏，不合适的电容会导致过度灵敏或反应迟钝，调整依据以手指刚好接触到触摸按键有反应为最佳。如果需要用力压才有反应，说明灵敏度不够；如果还没有接触到介质就有反应，说明灵敏度过高。具体应根据实际应用的 PCB 和模具外壳相结合的成品来调整，定案后生产过程中无需再重新调整。

## 3.7 其他影响触摸灵敏度的因素

其他影响触摸灵敏度的因素有以下几个方面：

- 3.7.1** 触摸按键离芯片的距离。按键离芯片越近触摸效果越好，反之则越差。如使用双触摸按键，在 PCB 布局时，尽量将芯片放置在两个按键中间位置。
- 3.7.2** 灵敏度电容距芯片的距离。灵敏度电容与芯片连线越短，触摸效果越好。
- 3.7.3** 触摸按键与芯片的连线线宽。按键至芯片走线越细，触摸效果越好，反之则越差。

**3.7.4** 触摸按键至芯片连线与其它信号线（包括地线）之间的间隔。间隔越远，其它信号线对触摸按键的影响越小，反之越大。如果触摸按键及其连线周围采用大面积铺铜，会降低触摸灵敏度。

**3.7.5** 触摸按键与面板的接触面积。接触面积越大、接触越紧密，触摸效果越好，反之越差。

**3.7.6** 触摸面板的材质和厚度。面板越薄，触摸效果越好，反之越差。用玻璃、微晶板等材质做成的面板其触摸效果要比用塑料、有机玻璃等材质做成的面板好。而金属材质的面板无法检测触摸按键。

## 4 典型参数

除特殊说明外，所有参数均在室温下测得，并以 GND 端电位为 0 电位

| 符号                | 特性      | 测试条件                                 | 单位  | Min | Typ | Max |
|-------------------|---------|--------------------------------------|-----|-----|-----|-----|
| T <sub>OP</sub>   | 工作温度    |                                      | °C  | -20 |     | +85 |
| T <sub>STG</sub>  | 存放温度    |                                      | °C  | -50 |     | 125 |
| VDD               | 工作电压    |                                      | V   | 2.7 | 3.3 | 5.5 |
| I <sub>SD</sub>   | 待机电流    | VDD = 3.0V                           | uA  |     | 6   | 10  |
| I <sub>OP</sub>   | 工作电流    | VDD = 3.0V                           | uA  |     | 750 |     |
| V <sub>OL</sub>   | 输出低电平   |                                      | VDD | 0   |     | 0.2 |
| V <sub>OH</sub>   | 输出高电平   |                                      | VDD | 0.8 |     | 1.0 |
| I <sub>OL</sub>   | 输出灌电流   | VDD = 3.0V<br>V <sub>OL</sub> = 0.6V | mA  |     | 9   |     |
| I <sub>OH</sub>   | 输出拉电流   | VDD = 3.0V<br>V <sub>OH</sub> = 2.4V | mA  |     | -6  |     |
| T <sub>RE</sub>   | 输出响应时间  | VDD = 3.0V                           | mS  |     | 100 |     |
| T <sub>INIT</sub> | 启动初始化时间 | VDD = 3.0V                           | mS  |     | 500 |     |
| T <sub>RST</sub>  | 复位时间    | VDD = 3.0V                           | S   |     | -   |     |
| F <sub>CLK</sub>  | 时钟频率    |                                      | MHZ |     | 8   |     |
| ESD               | 抗静电     |                                      | KV  | 4   |     |     |

## 5 静电防护措施

本芯片已做 ESD 防护，但为保证芯片工作良好，在生产、运输和使用过程中建议采取以下预防措施：

**5.1** 操作人员要通过防静电腕带接地；

**5.2** 需采用半导体包装或抗静电材料包装或运输；

**5.3** 生产装配过程中使用的工具和设备必须接地。

## 6 版本修订说明

| 版本号  | 修订时间       | 修订内容                |
|------|------------|---------------------|
| V1.0 |            |                     |
| V1.1 | 2021.02.26 | 参数更新                |
| V1.2 | 2021.11.03 | 灵敏度电容值对触摸灵敏度影响的内容修改 |

## 7 封装

JL7021K 采用标准的 SOT23-6 封装，如下图：

